创意电子(Global Unichip Corp.，GUC)宣布其 DDR4 IP 采用台积电16nm FinFET (16FF)制程技术，并成功地通过晶片验证，成为创意电子第一个采用台积电 16FF 制程技术的 IP。
全新的 16FF DDR4 PHY IP 运作速度高达每秒 3.2 gigabytes (Gbps)，比 DDR3 IP 提高了 50%，而且同一速度时的功耗降低了 25 %。此 IP 完全发挥了台积电 16FF 制程的优势，外部回路测试上(external loopback)达到 3.5Gbps 的高速并且以2.7Gbps 的高速成功读写 2.4Gbps 规格的 DDR4 DRAM。
此 IP 与 DDR4 DRAM 连接时，在同一速度下，相较于同一规格的 28nm DDR3 IP ，可降低 40%核心功耗。 16FF DDR4 IP 内建 PHY 自动训练模式，不但容易启动、可节省验证时间而且可使资料撷取定位(data strobe positioning)达最佳化。
此测试晶片(test chip)采用日月光半导体(ASE)的覆晶封装(FCBGA)技术以及南亚电路板(Nanya PCB)制造的多层覆晶载板(multi-layer build up substrate)。新 IP 未来可能运用于各种高速网路架构和伺服器应用。
全新的 16FF DDR4 PHY IP 运作速度高达每秒 3.2 gigabytes (Gbps)，比 DDR3 IP 提高了 50%，而且同一速度时的功耗降低了 25 %。此 IP 完全发挥了台积电 16FF 制程的优势，外部回路测试上(external loopback)达到 3.5Gbps 的高速并且以2.7Gbps 的高速成功读写 2.4Gbps 规格的 DDR4 DRAM。
此 IP 与 DDR4 DRAM 连接时，在同一速度下，相较于同一规格的 28nm DDR3 IP ，可降低 40%核心功耗。 16FF DDR4 IP 内建 PHY 自动训练模式，不但容易启动、可节省验证时间而且可使资料撷取定位(data strobe positioning)达最佳化。
此测试晶片(test chip)采用日月光半导体(ASE)的覆晶封装(FCBGA)技术以及南亚电路板(Nanya PCB)制造的多层覆晶载板(multi-layer build up substrate)。新 IP 未来可能运用于各种高速网路架构和伺服器应用。
